谈数字ＩＣ设计技术

摘要:随着数字电路设计的规模以及复杂程度的提高，对其进行设计所花费的时间和费用也随之而提高。根据近年来的统计，对数字系统进行设计所花的时间占到了整个研发过程的60%以上。所以减少设计所花费的实践成本是当前数字电路设计研发的关键，这就必须在设计的方法上有所突破。

关键词:数字系统；IC；设计
　　
　　一、数字IC设计方法学
　　
　　在目前CI设计中，基于时序驱动的数字CI设计方法、基于正复用的数字CI设计方法、基于集成平台进行系统级数字CI设计方法是当今数字CI设计比较流行的3种主要设计方法，其中基于正复用的数字CI设计方法是有效提高CI设计的关键技术。它能解决当今芯片设计业所面临的一系列挑战:缩短设计周期，提供性能更好、速度更快、成本更加低廉的数字IC芯片。
　　基于时序驱动的设计方法，无论是HDL描述还是原理图设计，特征都在于以时序优化为目标的着眼于门级电路结构设计，用全新的电路来实现系统功能;这种方法主要适用于完成小规模ASIC的设计。对于规模较大的系统级电路，即使团队合作，要想始终从门级结构去实现优化设计，也很难保证设计周期短、上市时间快的要求。
　　基于PI复用的数字CI设计方法，可以满足芯片规模要求越来越大，设计周期要求越来越短的要求，其特征是CI设计中的正功能模块的复用和组合。采用这种方法设计数字CI，数字CI包含了各种正模块的复用，数字CI的开发可分为模块开发和系统集成配合完成。对正复用技术关注的焦点是，如何进行系统功能的结构划分，如何定义片上总线进行模块互连，应该选择那些功能模块，在定义各个功能模块时如何考虑尽可能多地利用现有正资源而不是重新开发，在功能模块设计时考虑怎样定义才能有利于以后的正复用，如何进行系统验证等。
　　基于PI复用的数字CI的设计方法，其主要特征是模块的功能组装，其技术关键在于如下三个方面:一是开发可复用的正软核、硬核;二是怎样做好IP复用，进行功能组装，以满足目标CI的需要;三是怎样验证完成功能组装的数字CI是否满足规格定义的功能和时序。
　　
　　二、典型的数字IC开发流程
　　
　　典型的数字CI开发流程主要步骤包含如下24方面的内容:
　　(1)确定IC规格并做好总体方案设计。
　　(2)RTL代码编写及准备etshtnehc代码。
　　(3)对于包含存储单元的设计，在RTL代码编写中插入BIST(内建自我测试)电路。
　　(4)功能仿真以验证设计的功能正确。
　　(5)完成设计综合，生成门级网表。
　　(6)完成DFT(可测试设计)设计。
　　(7)在综合工具下完成模块级的静态时序分析及处理。
　　(8)形式验证。对比综合网表实现的功能与TRL级描述是否一致。
　　(9)对整个设计进行Pre一layout静态时序分析。
　　(10)把综合时的时间约束传递给版图工具。
　　(11)采样时序驱动的策略进行初始化nooprlna。内容包括单元分布，生成时钟树
　　(12)把时钟树送给综合工具并插入到初始综合网表。
　　(13)形式验证。对比插入时钟树综合网表实现的功能与初始综合网表是否一致。
　　(14)在步骤(11)准布线后提取估计的延迟信息。
　　(15)把步骤(14)提取出来的延迟信息反标给综合工具和静态时序分析工具。
　　(16)静态时序分析。利用准布线后提取出来的估计延时信息。
　　(17)在综合工具中实现现场时序优化(可选项)。
　　(18)完成详细的布线工作。
　　(19)从完成了详细布线的设计中提取详细的延时信息。
　　(20)把步骤(19)提取出来的延时信息反标给综合工具和静态时序分析工具。
　　(21)Post-layout静态时序分析。
　　(22)在综合工具中实现现场时序优化(可选项)。
　　(23)Post一alyout网表功能仿真(可选项)。
　　(24)物理验证后输出设计版图数据给芯片加工厂。
　　对于任何CI产品的开发，最初总是从市场获得需求的信息或产品的概念，根据这些概念需求，CI工程师再逐步完成CI规格的定义和总体方案的设计。总体方案定义了芯片的功能和模块划分，定义了模块功能和模块之间的时序等内容。在总体方案经过充分讨论或论证后开始CI产品的开发。CI的开发阶段包含了设计输入、功能仿真、综合、DFT(可测试设计)、形式验证、静态时序分析、布局布线等内容。而CI的后端设计包括布局、插入时钟树、布线和物理验证等内容，后端设计一般能在软件中自动完成，如SIE软件就能自动完成布局布线。