当处理器进入异常中断处理程序时，程序状态切换到ARM状态，即在异常中断处理程序入口的一些指令是ARM指令，然后根据需要程序可以切换到Thumb状态，在异常中断程序返回前，程序再切换到ARM状态。

　　ARM处理器总是从ARM状态开始执行。因而，如果要在调试器中运行Thumb程序，必须为该Thumb程序添加一个ARM程序头，然后再切换到Thumb状态，执行Thumb程序。

10.ARM处理器运行模式

　　答：ARM微处理器支持7种运行模式，分别为：

　　用户模式(usr)：ARM处理器正常的程序执行状态;

　　快速中断模式(fiq)：用于高速数据传输或通道管理;

　　外部中断模式(irq)：用于通用的中断处理;

　　管理模式(svc)：操作系统使用的保护模式;

　　数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，用于虚拟存储及存储保护;

　　系统模式(sys)：运行具有特权的操作系统任务;

　　未定义指令中止模式(und)：当未定义指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。

11.ARM体系结构所支持的异常类型

　　答：ARM体系结构所支持的异常和具体含义如下(圈里面的数字表示优先级)：

　　复位①：当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处执行(异常向量：0x0000,0000);

　　未定义指令⑥：当ARM处理器或协处理器遇到不能处理的指令时，产生为定义异常。可使用该异常机制进行软件仿真(异常向量：0x0000,0004);

　　软件中断⑥：有执行SWI指令产生，可用于用户模式下程序调用特权操作指令。可使用该异常机制实现系统功能调用(异常向量：0x0000,0008);

　　指令预取中止⑤：若处理器的预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，当预取指令被执行时，才会产生指令预取中止异常(异常向量：0x0000,000C);

　　数据中止②：若处理器数据访问的指令的地址不存在，或该地址不允许当前指令访问，产生数据中止异常(异常向量：0x0000,0010);

　　IRQ④(外部中断请求)：当处理器的外部中断请求引脚有效，且CPSR中的I位为0时，产生IRQ异常。系统的外设可以该异常请求中断服务(异常向量：0x0000,0018);

　　FIQ③(快速中断请求)：当处理器的快速中断请求引脚有效，且CPSR中的F位为0时，产生FIQ异常(异常向量：0x0000,001C)。

　　说明：其中异常向量0x0000,0014为保留的异常向量。

12.ARM体系结构的存储器格式

　　答：ARM体系结构的存储器格式有如下两种：

　　大端格式：字数据的高字节存储在低地址中，字数据的低字节存放在高地址中;

　　小端格式：与大端存储格式相反，高地址存放数据的高字节，低地址存放数据的低字节。

13.ARM寄存器总结：

　　ARM有16个32位的寄存器(r0到r15)。

　　r15充当程序寄存器PC，r14(link register)存储子程序的返回地址，r13存储的是堆栈地址。

　　ARM有一个当前程序状态寄存器：CPSR。

　　一些寄存器(r13，r14)在异常发生时会产生新的instances，比如IRQ处理器模式，这时处理器使用r13_irq和r14_irq

　　ARM的子程序调用是很快的，因为子程序的返回地址不需要存放在堆栈中。

14.存储器重新映射的原因：

　　使Flash存储器中的FIQ处理程序不必考虑因为重新映射所导致的存储器边界问题;

　　用来处理代码空间中段边界仲裁的SRAM和Boot Block向量的使用大大减少;

　　为超过单字转移指令范围的跳转提供空间来保存常量。

　　ARM中的重映射是指在程序执行过程中通过写某个功能寄存器位操作达到重新分配其存储器地址空间的映射。一个典型的.应用就是应用程序存储在Flash/ROM中，初始这些存储器地址是从0开始的，但这些存储器的读时间比SRAM/DRAM长，造成其内部执行频率不高，故一般在前面一段程序将代码搬移到SRAM/DRAM中去，然后重新映射存储器空间，将相应SRAM/DRAM映射到地址0，重新执行程序可达到高速运行的目的。

15.存储异常向量表中程序跳转使用LDR指令，而不使用B指令的原因：

　　LDR指令可以全地址范围跳转，而B指令只能在前后32MB范围内跳转;

　　芯片具有Remap功能。当向量表位于内部RAM或外部存储器中，用B指令不能跳转到正确的位置。