当前所在位置: 首页 > 经济管理毕业论文 > 正文

浅谈汽车电子货币经济设计论文(第2页)

本文共计5762个字,预计阅读时长20分钟。【 字体:

论文指导服务

毕业论文网专业团队提供毕业设计、论文写作指导及相关咨询服务

论文指导 毕业设计 答辩咨询
微信号已复制到剪贴板

  在SoC设计中,噪声主要通过寄生电阻和电容来传导,而不是以电磁场的方式辐射。CMOS芯片通过一种外延工艺实现极低电阻基底的方法来增强抗闭锁的能力,而基底的底侧为基底噪声提供了一种有效的传导路径,使得很难将噪声源同敏感节点在电气上分隔开来。

  许多并行的p+基底触点(contact)为阻性耦合噪声提供了一个低阻抗路径。在n阱和p沟道晶体管p基底的侧壁以及底部之间会形成寄生电容,因而产生容性耦合噪声,并且在n沟道晶体管的基底和源区之间形成pn结(见图1)。

  单个pn结电容非常小,在一个VLSI的SoC设计中并行的电容总和通常是几个纳法,在连接到电源网络之前将源区和基底直接连接可以短路掉这个电容。这种技术还消除了进入基底的瞬时负电流而导致的体效应(bodyeffect)。体效应会增加耗尽区,并导致晶体管的Vt变高。同样的技术也可以应用于n阱p沟道晶体管,以减小容性耦合噪声。

  然而,包含层叠晶体管的数字电路或者模拟电路通常都需要隔离源区。在这种情况下,增加Vss到基底或者Vdd到基底的电容能够降低噪声瞬态值。对模拟电路设计来说,体效应通过改变偏置电流和信号带宽降低了电路性能,因此需要使用其它解决办法,如阱隔离。对数字电路,采用单一的阱最理想,可以降低芯片面积。通过认真的设计可以对体效应进行补偿。

  基底噪声的另一个来源是碰撞离化(impact-ionization)电流,该噪声跟工艺技术有关,当NMOS晶体管达到夹断(pinch-off)电压时就会出现这种情况。碰撞离化会在基底产生空穴电流(正的瞬间电流)。

  通常,基底噪声的频率范围可能高达1GHz,因此必须考虑趋肤效应。趋肤效应是指导体上随着深度的增加感应系数增大,在导体的中心位置达到最大值。趋肤效应会导致片上信号的衰减以及信号在芯片p+基底层的失真。为最大程度减小趋肤效应,要求基底厚度小于150微米,该尺寸远远小于某些基底允许的最小机械厚度,然而更薄的基底更易碎。

  噪声源

  微控制器内部存在四种主要的噪声源:内部总线和节点同步开关产生的电源和地线上的电流;输出管脚信号的变换;振荡器工作产生的噪声;开关电容负载产生的片上信号假象。

  许多设计方法可以降低同步开关噪声(SSN)。穿透电流是SSN的一个主要来源,所有的时钟驱动器、总线驱动器以及输出管脚驱动器都可能受到这种效应的影响。这种效应发生在互补类型的反相器中,输出状态发生变化时p沟道晶体管和n沟道晶体管瞬间同时导通。确保在互补晶体管导通之前关断另一个晶体管就可以实现穿透电流最小,在大电流驱动器的设计中,这可能要求一个前置驱动器来控制该节点信号的转换率。

  切断不需要使用模块的时钟也可以降低SSN。很明显,该技术同具体应用十分相关,应用该技术可以提高EMC性能。在类似摩托罗拉的MPC555和565这样高度集成的微控制器芯片中,所有芯片的外围模块都具有这样的功能。

  SSN也会产生辐射干扰,瞬间的电源和地电流会通过器件管脚流向外部的去耦电容。如果该电路(包括邦定线、封装引线以及PCB线)形成的环路足够大,就会产生信号发射。而环路中的寄生电感会产生电压降,将进一步产生共模辐射干扰。

  共模辐射电场E的强度由下面等式计算:

  E=1.26x10-6Iwfl/d

  E=1.26x10-6Iwfl/d

  这里E的单位是伏特/米,Iw的单位是安培,f是单位为赫兹,l是路径长度,d是到该路径的距离,l和d的单位都是米。复杂设计中频率由特定的应用需求来确定,不可能降低,因此SoC设计工程师必须认真考虑如何通过降低Iw或l来降低电场强度。

  处理好时钟域也能降低SSN。许多优秀的SoC设计都是同步电路,这样容易在时钟上下沿处产生很大的峰值电流。将时钟驱动器分布在整个芯片中,而不是采用一个大的驱动器,这样可以使瞬态电流分布开。另外一种可能的办法是确保时钟不互相重叠。当然必须小心避免由于时序不匹配而产生竞争。更重要的是,时钟信号应该在远离敏感的I/O逻辑信号,特别是模拟电路。

  当前的复杂嵌入式MCU有许多输出信号,大多数输出信号都必须能够快速地响应电容负载。这些信号包括时钟、数据、地址和高频串行通信信号。对内部节点来说,穿透电流和容性负载都会产生噪声。应用同样的技术处理内部节点可以解决输出管脚驱动器电路噪声问题。另外,管脚上信号的快速变换会产生反射引起的输出信号线上的信号振铃和串扰。

阅读全文