源于工程实践的算法具有多样性的特点，必须改造算法为：有规律、重复且并行，如此才能最高速硬件化实现该算法；对于复杂算法，只好运用组合的非常规架构来映射实现。其中，并行是藏在处理核内的加速器！

　　区别于通用处理器，当ASIC是可能达到算法性能指标的唯一选择时，成本因素则降为第二位，必须面向算法研制专用处理器阵列。为降低专用ULSI的成本壁垒，专用处理器基于逻辑元件和寄存器的特定架构组合与连接，在牺牲一定可编程灵活性的代价下，特定内核的处理速度可大幅度提高（例如：提速1至2个数量级），避免了因灵活性而付出的硬件开销；与软件实现相比，专用硬件实现更小巧，更高速，更低耗。

　　当专用硬件的性能比现有处理器高10倍以上时，业界才愿意去设计ASIC；越来越复杂的ASIC设计完成后，也作为固定的硬件平台使用（最好嵌入适量线控/程控功能），这已成为常用的系统正向设计方法。

　　基于EDA工具辅助进行最佳映射时的评价函数，其变量可是：芯片面积（单元总数和布线数量）、时间和单元利用率。映射寻优的过程，必定是带着工艺接口思想的DSP—ULSI变换组合优化循环。

　　当我们完成由DSP驱动的ULSI架构正向设计旅程，驱动力的接力棒，尚需交还应用市场的问题牵引。